Языки VHDL и VERILOG в проектировании цифровой аппаратуры
Авторы: Поляков А.К.
Издательство: СОЛОН-Пресс
ISBN 5-98003-016-6; 2009 г.
Кол-во страниц: 320
Предварительный просмотр:
О книге:
Книга посвящена проектированию цифровых систем с помощью высокоуровневых языков описания аппаратуры (Hardware Description Language — HDL) — Verilog и VHDL. Эти языки являются международным стандартом и используются как системами анализа (моделирование), так и системами синтеза цифровой аппаратуры. С единых позиций изложены основные концепции этих языков. Даны рекомендации по стилю кодирования, синтеза-бельности и верификации HDL-описаний проектируемых систем.Приведены примеры синтезабельных описаний узлов и устройств и организации функциональных тестов.В приложение вынесены справочные данные по языкам VHDL и VERILOG. Автор предполагает, что читатель знаком с основами программирования и основами проектирования цифровых устройств.
